そうですね。i線を用いた一括露光タイプのステッパであれば50mm角の露光サイズも技術的には十分可能となるはずです。
i線ステッパの場合、プロセスルールは0.35μmくらいまでは上げられるでしょうから、0.35μmルールを使うという前提であれば、フルサイズの素子を一回露光で作成できるのではないかと予想します。

ただし0.35μmルールですと、仮にフルサイズのCMOS素子を作成したとしても画素数は1000〜1200万画素程度が上限となるはずです。この画素数ですと、いまから新たに作成したとしても魅力不足でしょうね。
0.35μmといえば、おそらく現在の最新の撮像素子と比べても2〜3世代くらいは古いでしょう。

確証は無いのですが、おそらくキヤノンの初代EOS-1Dsあたりは、0.35μmルールで作られた撮像素子なのではないかと思います。